Јапанке се користе за складиштење података и контролу тока информација у рачунарима и комуникационим уређајима. За разлику од флип-флопа, брава може да промени свој излаз када је одређени улаз активан. И брава и јапан су различити. Засун је осетљив на ниво, док је флип-флоп осетљив на ивицу.
Можете упоредити резу и јапан тако што ћете погледати како реагују на улазни сигнал. Засун мења свој излаз у складу са нивоом улазног сигнала. Сигнал на улазу ће бити висок или низак. Флип-флоп мења свој излаз у складу са прелазом улазног сигнала. То значи да ће уместо високог и ниског, улазни сигнал или расти или опадати.
Јапанке имају различите типове као што су СР, ЈК, Д и Т флип-флоп. У овом чланку ће се детаљно расправљати о јапанкама типа Д. Можете дизајнирати флип-флоп Д-типа користећи СР јапан. НОТ капија треба да се повеже између С и Р улаза флип-флопа типа Д, и оба ова улаза су повезана заједно. Можете користити флип-флоп Д-типа уместо СР јапанки, за ову конфигурацију су вам потребни само СЕТ и РЕСЕТ стање.
Брзи преглед:
- Шта је Д-тип флип-флоп?
- Д-тип флип-флоп коло
- Временски дијаграм
- Табела истинитости за флип-флоп типа Д
- Мастер-Славе конфигурација флип флопа Д-типа
- Мастер-Славе Д-тип флип-флоп коло
- Д-тип флип флоп за поделу фреквенције
- Д Јапанке као квачице за податке
- Транспарентна брава података
- Д-тип флип-флоп ИЦ
- Закључак
Шта је Д-тип флип-флоп?
Флип-флоп Д-типа (Делаи флип-флоп) је елемент дигиталног кола са тактом који има два стабилна стања. Овај тип флип-флопа користи кашњење од једног такта на свом улазу. Због тога можете повезати више јапанки типа Д у каскаду да бисте креирали кола за одлагање. Јапанке типа Д имају различите примене, посебно у системима дигиталне телевизије.
Д-тип флип-флоп коло
Једноставан флип-флоп Д-типа садржи четири улаза и два излаза. Ови улази су:
1. Подаци
2. Сат
3. Сет
4. Ресетујте
Два излаза флип-флопа типа Д су логички инверзна један од другог. Улазни подаци могу бити логичка 0 (ниски напон) или логичка 1 (високи напон). Улазни сигнал сата ће синхронизовати флип-флоп са спољним сигналом. Два улаза постављена и ресетују се на ниским логичким нивоима. Д-тип флип-флоп има два могућа стања. Када је улаз података (Д) флип-флопа 0, то ће ресетовати флип-флоп и резултирати излазом од 0. Када је улаз података (Д) 1, он ће поставити флип-флоп и резултирати излаз од 1.
Важно је напоменути да се флип-флоп Д-типа разликује од резе типа Д. Засун типа Д не захтева сигнал сата, али флип-флоп типа Д захтева сигнал сата да промени своје стање.
Можете конструисати флип-флоп Д-типа са паром СР брава. Инверзна веза је такође потребна за један унос података између С и Р улаза. С и Р улази не могу бити истовремено високи или ниски. Једна од главних предности флип-флопа Д-типа је то што може да створи резу, која може да складишти и задржи информације о подацима. Можете користити ово својство засуна флип-флопа Д-типа да креирате коло за одлагање и обрађујете податке када је то потребно. Д-тип флип-флопс се углавном користе у разделницима фреквенције и резама података.
Временски дијаграм
Хајде да разбијемо временски дијаграм с лева на десно:
- На почетку временског дијаграма, П је у почетку НИЗАК. Када СЕТ накратко порасте, П постаје ВИСОК и остаје ВИСОК. С друге стране, када РЕСЕТ накратко пређе високо, П постаје НИСКА и остаје НИСКА.
- Промене у ПОДАЦИМА са ЛОВ на ХИГХ не утичу на П . Излаз не реагује на промене ПОДАТАКА. У растућој ивици првог импулса такта, пошто су ПОДАЦИ ВИСОКИ, П постаје ВИСОК. Иако се ПОДАЦИ тренутно мењају назад на ЛОВ, а затим назад на ВИСОКО. Све ово не утиче на П . У растућој ивици другог импулса такта, ПОДАЦИ су још увек ВИСОК, а П такође остаје ВИСОК.
- Прелазак на растућу ивицу пулса трећег такта, када су ПОДАТАК НИСКИ, П постаје ЛОВ. У четвртом и петом импулсу сата, где ПОДАЦИ остају НИСКИ, П такође остаје НИСКО на свакој ивици у успону. Коначно, када дође до пораста, ПОДАЦИ су ВИСОКИ, и П такође иде у ВИСОКО.
Имајте на уму да је К је увек супротно од П . СЕТ улаз може учинити излаз ХИГХ у било ком тренутку. Слично, можете користити РЕСЕТ улаз да смањите излаз на ЛОВ кад год желите.
Табела истинитости за флип-флоп типа Д
Карактеристике флип-флопа Д-типа се могу написати коришћењем табеле истинитости Д флип-флопа. Унутар табеле истинитости, можемо видети да имамо један улаз који је Д. Слично, имамо само један излаз који је К(н+1).
| ЦЛК | Д | К(н+1) | Држава |
| – | 0 | 0 | РЕСЕТОВАЊЕ |
| – | 1 | 1 | КОМПЛЕТ |
У табели карактеристика флип-флопа типа Д имамо два улаза, Д и Кн. Табела карактеристика има један излаз К(н+1).
Из логичког дијаграма Д-типа можемо закључити да су Кн и Кн’ два комплементарна излаза. Ова два излаза такође делују као улази за капију 3 и капију 4. Дакле, Кн које је тренутно стање флип-флопа ће се сматрати улазом, а К(н+1) које је следеће стање флип-флопа сматраће се као излаз.
| Д | Кн | К(н+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Користећи карактеристичну табелу јапанки типа Д, можемо написати К-мап Булов израз из К-мапе са 2 променљиве.
Мастер-Славе конфигурација флип флопа Д-типа
Да бисмо побољшали понашање флип-флопа Д-типа, можемо додати други СР флип-флоп на крају излаза флип-флопа Д-типа. Ово ће резултирати активирањем комплементарног сигнала такта са излаза флип-флопа Д-типа. Као резултат, формираће се флип-флоп типа Мастер-Славе Д. Када дође предња ивица (од ниске до високе) сигнала такта, улазни услов на главном флип-флопу ће бити закључан. Док ће излаз главног Д-типа флип-флопа бити деактивиран.
Слично томе, када стигне задња или опадајућа ивица (од високог до ниског) сигнала такта, други степен славе ће бити активиран. Када импулс такта пређе са високог на ниски (током негативног импулса), излаз се мења. Можете дизајнирати јапанке типа Мастер-Славе Д тако што ћете каскадно поставити две резе, при чему оба имају супротне фазе такта.
Мастер-Славе Д-тип флип-флоп коло
Дакле, из Д-типа Мастер-Славе кола, можете видети како главни флип-флоп учитава податке са Д улаза када импулс такта расте у Д-тип Мастер-Славе колу. Ово тера мајстора да се укључи. На другој ивици (падајућој ивици) импулса такта, славе флип-флоп ће сада учитати податке и укључити славе.
Све у свему, ова конфигурација ће довести до тога да један флип-флоп увек буде УКЉУЧЕН док је други ИСКЉУЧЕН. Имајте на уму да ће излаз К ове мастер-славе флип-флоп конфигурације ухватити вредност Д само када се примени потпуни импулсни циклус такта. Овај комплетан циклус треба да садржи почетну као и опадајућу ивицу у конфигурацији 0-1-0.
Д-тип флип флоп за поделу фреквенције
Такође можете користити флип-флоп Д-типа као коло за разделник фреквенције. Директно повежите Д флип-флоп излаз К са улазом Д. Ово ће створити систем повратне спреге затворене петље. За свака два циклуса импулса такта, бистабил ће бити промењен.
Латцх података такође може да функционише као бинарни делилац или делилац фреквенције. Ово ће резултирати стварањем бројача дељења са 2. То значи да је излазна фреквенција преполовљена у поређењу са фреквенцијом такта.
Укључујући систем повратне спреге око флип-флопа Д-типа, такође можете креирати различите типове флип-флоп кола као што су јапанци Т-типа такође познати као бистабилни јапанци Т-типа. Овај флип-флоп Т-типа у бинарним бројачима може да ради као коло за дељење на два, као што је илустровано испод.
Из горњег таласног облика, можемо закључити да када се излаз К даје као повратна информација на улазни терминал Д, фреквенција излазних импулса на К ће бити тачно једнака половини (ƒ/2) фреквенције улазног такта (ƒ ИН ). Другим речима, ово коло постиже поделу фреквенције дељењем улазне фреквенције са фактором два. К иде на 1 једном на свака два циклуса такта.
Д Јапанке као квачице за податке
Д флип-флопс заједно са поделом фреквенције такође могу деловати као засуни података. Дата Латцх је уређај који ради на задржавању или опозиву података присутних на његовом улазу. Он заправо ради као једнобитни меморијски уређај. Лако можете пронаћи ИЦ-ове попут ТТЛ 74ЛС74 или ЦМОС 4042 у Куад формату. Ове ИЦ-ове су посебно дизајниране за сврху задржавања података.
Да бисте направили 4-битну резу за податке, повежите четири 1-битне резе за податке заједно. Такође, уверите се да су улази такта свих ових 1-битних резова података међусобно повезани и синхронизовани. Испод је дато 4-битно коло за закључавање података.
Транспарентна брава података
У електроници и дигиталним колима, наћи ћете бројне примене Дата Латцх-а. Користећи Дата Латцх можете управљати баферовањем, управљањем улазно/излазним портом, двосмерном вожњом магистрале и управљањем екраном. Дизајниран је на такав начин да вам даје веома високу излазну импеданцију на оба П и његов излаз комплемента К . Ово ће резултирати минимизирањем утицаја импедансе на повезана кола.
Већину времена ћете открити да се једнобитне резе података не користе обично. Комерцијално доступне ИЦ-ове интегришу више појединачних резова података (4, 8, 10, 16 или 32) у један пакет. Пример је 74ЛС373 Октална провидна брава типа Д.
Можете мислити на 74ЛС373 као уређај који има осам Д-тип јапанке унутар тога. Сваки флип-флоп има улаз података Д и излаз П . Када је улаз такта (ЦЛК) ХИГХ, излаз сваког флип-флопа ће одговарати улазу података. То значи да је улаз података транспарентан или видљив за излаз. У овом отвореном стању, пут од Д унос у К излаз је транспарентан. Ово омогућава несметан проток података, због чега је дат назив транспарентна брава.
С друге стране, када је сигнал сата НИЗАК, реза се затвара. Излаз на К је фиксиран на последњу вредност присутних података пре промене сигнала сата. У овом тренутку, К се више не мења као одговор на Д .
Д-тип флип-флоп ИЦ
Постоје различите врсте Д флип-флоп ИЦ-а доступних у ТТЛ и ЦМОС пакетима. 74ЛС74 је једна од најчешће коришћених опција које можете размотрити. Ово је Дуал Д флип-флоп ИЦ који садржи два појединачна бистабила типа Д унутар једног чипа. Користећи ово, можете креирати једноструке или мастер-славе преклопне јапанке.
Доступна су и нека друга Д-тип ИЦ кола, као што је 74ЛС174 ХЕКС Д флип-флоп са директним чистим улазом. Још један Д флип-флоп ИЦ је 74ЛС175 Куад Д флип-флоп са комплементарним излазима. 74ЛС273 Оцтал Д-тип флип-флоп има укупно 8 јапанки Д-типа. Свих ових осам јапанки имају јасан улаз. Сви ови улази су повезани у један пакет.
Закључак
Флип-флоп Д-типа се може дизајнирати коришћењем две СР браве једна уз другу. Између С и Р улаза се такође користи инвертер. Ово ће дати један Д (подаци) улаз. Можете додати другу СР јапанку основном јапанку типа Д. Ово ће побољшати рад флип-флопа Д-типа. Можете повезати овај СР флип-флоп на излаз Д-типа јапанке. Радиће само када је сигнал сата супротан оригиналном. Ова конфигурација је такође позната као Мастер-Славе Д флип-флоп.
И брава типа Д и јапанка типа Д се разликују. Латцх нема сигнал такта, док флип-флоп Д-типа садржи сигнал такта. Д флип-флоп је уређај са окидањем ивице. Пренос улазних података се контролише коришћењем растуће или опадајуће ивице сата. Са друге стране, засуне за податке, попут резе за податке и транспарентне резе, су уређаји осетљиви на ниво.