Секвенцијално логичко коло
Секвенцијална логичка кола су комбинациона логичка кола са меморијским јединицама. Ова кола не зависе у потпуности од улазних стања да би обезбедила излаз. То су логичка кола са два стања, што значи да ова кола могу одржавати излаз константно на високој '1' или ниској '0' чак и ако се улази мењају током времена. Излазно стање се може променити само применом окидачког импулса у секвенцијалним колима.
Основни приказ секвенцијалног кола је приказан у наставку:
Класификације секвенцијалних кола
Секвенцијална кола су подељена на основу њихових стања покретања, као што је наведено у наставку:
- Секвенцијална кола вођена догађајима
Они припадају породици асинхроних секвенцијалних логичких кола. Они су без такта и могу да раде одмах по пријему улаза. Излаз се одмах мења комбинацијом улаза. - Секвенцијална кола вођена сатом
Они припадају породици синхроних секвенцијалних логичких кола. Ова секвенцијална кола су вођена сатом. То значи да им је потребан такт сигнал за рад са комбинацијама улаза и производњу излаза. - Пулсно вођено секвенцијално коло
Ова секвенцијална кола могу бити са тактом или без такта. У ствари, они комбинују својства секвенцијалних кола вођених догађајима и сатом.
Термин 'синхрони' значи да сигнал такта може да промени стања секвенцијалног кола без примене било каквог спољног сигнала. Док су у асинхроним колима, потребан је екстерни улазни сигнал за ресетовање кола.
Термин „циклични“ значи да се део излаза враћа на улаз као повратна путања. Међутим, „нециклично“ је супротно од цикличког, што представља да у секвенцијалним колима нема повратних путања.
Примери секвенцијалних кола – браве и јапанке
И резе и јапанке су секвенцијална кола, са одређеним разликама у принципима њиховог рада. Реза не укључује сигнале сата за активирање стања, док флип-флопс захтевају окидање сата као што је приказано на доњој слици:
Горња слика представља СР резу и СР флип-флоп. У случају флип-флопа приказан је импулс такта.
СР флип флоп
СР флип-флоп је исто као и СР брава, са додатном функцијом сата. Окидач сата функционише тако да постави флип-флоп у стање, а флип-флоп се понаша мртво у одсуству импулса такта.
Блок дијаграм СР Флип Флоп је приказан испод:
Цирцуит Диаграм
СР јапанке су у основи састављене од НАНД капија, баш као и СР резе. Међутим, улаз такта је приказан између прва два НАНД капија до назначеног покретања сата као што је приказано у наставку:
Табела истине
Табела истинитости која садржи све четири могуће комбинације улаза на С&Р терминалима заједно са два излазна стања, К & је у табели испод:
Улаз сата се увек одржава на Е=1 да би се омогућио рад СР флип-флопа. Четири комбинације улаза и излаза се разматрају у наставку:
1: Када је С=0, Р=1 (Сет):
Излаз К постиже високо стање када је С=0 & Р=1
2: Када је С=1, Р=0 (ресетовање):
Излаз К се претвара у нулу док је излаз К’=1 када је С=1 & Р=0.
3: Када је С=1, Р=1 (без промене):
Излаз остаје у свом претходном стању како га опозива СР флип флоп.
4: Када је С=0, Р=0 (неодређено):
Излази су неодређени јер су оба улаза ниска.
Преклопни дијаграм
СР флип-флоп дијаграм пребацивања се може нацртати испод за висока и ниска стања 'С' и 'Р' улаза са излазима. Преклопни дијаграм изгледа добро док се оба улазна стања не претворе у „0“ и излази не постану неважећи. Након неважећег стања, СР флип-флоп постаје нестабилан док се један излаз може пребацивати брже од другог, што доводи до неодређеног понашања.
Врсте СР флип флоп:
СР јапанке се могу направити помоћу АНД, НАНД и НОР капије. Детаљи конфигурације заједно са табелама истинитости сваког типа су размотрени у наставку.
1- Позитивна НАНД капија СР флип флоп
Флип-флоп позитивних НАНД капија додаје две додатне НАНД капије у основни СР флип-флоп. Позитивна НАНД капија се пребацује на постављање и ресетовање стања применом високог улаза уместо ниских улаза у основном СР флип-флопу. Другим речима, улаз '1' на 'С' терминалу ће обезбедити постављено стање, док ће улаз '1' на 'Р' терминалу обезбедити стање ресетовања.
Штавише, случај неважећег стања се сада појављује када су оба улаза висока док оба нула улаза немају промене у излазима.
2-НОР капија СР флип флоп
СР јапанке се такође могу конструисати помоћу две НОР капије. Ова конфигурација функционише слично конфигурацији позитивних НАНД капија. Стања подешавања и ресетовања се активирају високим импулсом или '1' уместо ниским импулсом или '0' у основној СР флип-флоп конфигурацији. Табела истинитости показује иста излазна стања као код позитивних НАНД капија СР флип-флоп.
СР флип флоп са 3 такта
СР јапанке са тактом узимају своје улазе са две И капије. Један од улаза АНД капије је улазни сигнал за терминале СР флип флопа, док је други улаз такт или омогућавање. Импулс такта игра значајну улогу у овој конфигурацији. Импулс такта може укључити или искључити два додатна НАНД гејта како би се обезбедила боља контрола стања излаза. Када је улаз за омогућавање „ЕН“ висок, све функције НАНД капије обезбеђују излаз. Када је улаз за омогућавање „ЕН“ низак, две додатне НАНД капије су искључене, а претходна стања се позивају СР флип флопом.
Апликација – Прекидач Дебоунце Цирцуит
СР јапанке се активирају ивицом и мењају своја стања прилично глатко. Они могу елиминисати поскакивање механичких прекидача. Феномен одбијања се јавља када спољни механички прекидач не ради у потпуности на унутрашње контакте и контакти одскакују пре него што се затворе или отворе. Овај процес ствара низ нежељених сигнала који могу неочекивано покренути логичке капије пре него што се стварни улази примене.
У конфигурацији одбијања прекидача, контакти механичког прекидача су повезани са терминалима за подешавање и ресетовање основног СР флип флоп-а као што је приказано испод:
Пошто се СР флип флопови активирају ивицом, почетно стање улаза ће се рачунати у генерисање излаза, без обзира на касније флуктуације улаза. Чак и ако дође до низа затворено-отворених стања услед одбијања прекидача као што је приказано у наставку, излаз ће и даље бити један глатки импулс.
Закључак
Секвенцијална логичка кола се разликују од комбинационих кола на основу меморијских јединица. Ова логичка кола зависе и од прошлих улазних стања заједно са садашњим улазним стањима. Ова кола могу одржавати своја излазна стања на високим или ниским нивоима чак и ако се улази мењају током времена. Најчешћи пример секвенцијалних логичких кола су СР јапанке. Они су као СР брава са додатним меморијским јединицама.